

# MicroPatent® PatSearch Fulltext: Record 1 of 1

Search scope: WO JP (bibliographic data only)

Years: 1836-2005

Patent/Publication No.: ((JP04113445))




## JP04113445 A PARALLEL COMPUTER

TOSHIBA CORP

#### Abstract:

PURPOSE: To improve the communication performance by attaining the selection of the bit width or the frequency of the communication channels formed to a main substrate and a processing element connection means based on the packing facilitation of each communication channel.

CONSTITUTION: The processing elements '000'-'777' are



Click here for larger image.

connected to the x- direction crossbar switches  $Sx_{00}$ - $Sx_{07}$ ... $Sx_{70}$ - $Sx_{77}$ , the y-direction crossbar switches  $Sy_{00}$ - $Sy_{07}$ ... $Sy_{70}$ - $Sy_{77}$ , and the z-direction crossbar switches  $Sz_{00}$ - $Sz_{07}$ ... $Sz_{70}$ - $Sz_{77}$  of an 8-input/8- output structure respectively for every eight pieces. Then a connection means is added to secure the mutual connection among the processing elements connected to a main substrate containing the elements '000'- '777' via the communication channels. Furthermore the bit width or the frequency is selected for those communication channels formed to the main substrate and the connection means based on the packing facilitation of each communication channel. Thus the communication performance is improved.

COPYRIGHT: (C)1992,JPO&Japio

### Inventor(s):

**TANABE NOBORU** 

**Application No.** 02232355 JP02232355 JP, **Filed** 19900904, **A1 Published** 19920414

Int'l Class: G06F01516

Patents Citing This One (1):

→ US6820167 B2 20041116 Hewlett-Packard Development Company,

L.P.

Configurable crossbar and related methods



For further information, please contact: Technical Support | Billing | Sales | General Information

#### ⑩ 日本国特許庁(JP)

① 特許出願公開

### <sup>®</sup> 公 開 特 許 公 報 (A) 平4-113445

®Int.Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)4月14日

G 06 F 15/16

400 Y

9190-5L

審査請求 未請求 請求項の数 1 (全8頁)

**9発明の名称** 並列計算機

②特 願 平2-232355

20出 願 平2(1990)9月4日

@発明者 田 邊

昇 神奈川県川崎市幸区小向東芝町 1番地 株式会社東芝総合

研究所内

勿出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

仞代 理 人 弁理士 鈴江 武彦 外3名

明 柳 智

#### 1. 発明の名称

\* 並 列 計 算 機

#### 2. 特許請求の範囲

ポイント・ツ・ポイントの通信路によってプロセシングエレメントが結合される並列計算機において、プロセシングエレメントが搭載される主恋板と、上記プロセシングエレメント相互の結合を実現する接続手段を有し、上記主拯板および接続手段に形成される通信路のピット幅または周波数を各通信路の実装の容易性に基づいて選択可能にしたことを特徴とする並列計算機。

#### 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、ハイパーキューブのようなポイント・ツ・ポイント(point to point)の通信路によってプロセシングエレメントが結合される並列計算機に関するものである。

(従来の技術)

従来、ポイント・ツ・ポイントの通信路によって通信を行う並列計算機では、その相互結合網としてハイバーキューブ(binary n-cube)、超立方体(CCC)、格子(mesh)、2進木(binary tree)、baseーm n-cube

そして、これら結合方法を採用した並列計算機では、結合網を形成する通信路について、すべて同等な通信能力を持たせるように考えられており、システム全体として、どこの通信路をとっても、 競合さえなければ全て均質な通信能力が得られる ようになっている。

ところで、binary n-cube やbase-m n-cube を描成する が n-cube やbase-m n-cube

- 1 -

- 2 -

く必要になるとともに、通信路のピット幅も大き くする必要がある。

ところが、実際は、LSIのチップ内部における配線、LSI外部に出せる信号線の数、基板外部に出せる信号線の数、 医板間の配線数などにそれぞれ制約があるため、 管体的の制約の下で、各通信路に対して均質の通信性能を確保しようとするには、 最も制約の厳しいットに各に合わせてプロセッサの数や通信路のピット幅を設定しなければならない。

このことは、システム全体についてプロセッサの数を多くできないとともに、通信路のピット幅を大きくできないことであり、このように通信路のピット幅に制約を受けると、システム全体の転送能力が低下するだけでなく、高速なプロセッサをプロセシングエレメントとして用いると、データ枯渇を引き起こし、通信待ちのためにプロセッサの能力を引き出せなくなるなどの不都合を生じていた。

- 3 -

および接続手段に形成される通信路のビット幅または周波数を各通信路の実装の容易性に基づいて 選択可能にしたものである。

(作用).

また、並列性のある多くの問題には、並列計算 機にマッピングされた時に生じる通信が、ある程 (発明が解決しようとする課題)

このように、従来の均質の通信性能の確保を基本とするものと比較的密に結合される結合網を採用したものになると、プロセッサ数を多くできなかったり、通信路のピット幅を大きくできなかったりすることがあり、これらが原因して並列化による高速化や、プロセッサの能力の向上による高速化が難しくなる問題点があった。

本発明は、上記事情に鑑みてなされたもので、並列化による高速化は勿論、プロセッサの能力の向上による高速化も可能にできる並列計算機を提供することを目的とする。

#### [発明の構成]

(課題を解決するための手段)

本発明の並列計算機は、ポイント・ツ・ポイントの通信路によってプロセシングエレメントが結合されるものであって、プロセシングエレメントが搭載される主拡板に対して、通信路を介して接続されプロセシングエレメント相互の結合を実現する接続手段を育するとともに、これら主基板

- 4 -

度ローカルに納まるという通信の局所性が存在す る。マッピングのアルゴリズムと結合網のトポロ ジーと問題の三者の相性にもよるが、多くの場合、 ローカルな通信の頻度をある程度向上させること が可能である。このことから、ローカルな通信が 高速であるシステムは、システム全体として動作 時の通信性能は、均質な通信性能を持つものより も高くなる。このように実質的な通信性能が向上 することから、少ないハードウエアコストにより 高速なプロセッサをプロセシングエレメントに用 いた場合のデータ枯渇を引き起こしにくくするこ とができる。また、物理的に遠いいプロセシング エレメントとの通信路のピット幅をローカルな通 信路より少なくすることにより、システム全体の 通信性能の低下を抑えながら、基板外部に出る信 号線数の制約などのからの影響を軽くすることが でき、実質的に通信性能の低下を抑えながら、よ り多くのプロセシングエレメントを実装できる。

(実施例)

以下、本発明の一実施例を図面にしたがい説

明する。

第1図は、本発明をbase-83cube結合のトポロジーに適用した場合を示している。

この場合、base-8 3-cubeは、第 2 図に示すように8×8×8の合計83 (512) 個のプロセシングエレメントを有するもので、こ れらプロセシングエレメントは、8進3桁の数字 「000」から「777」で表されている。ここ での8週3桁の数字は、それぞれ下位からx座標、 y 座標、z 座棋を示している。そして、これらブ ロセシングエレメント「000」~「777」は、 それぞれ8個単位で8入力8出力のx方向クロス バスイッチS x 00~ S x 07、…、 S x 70~ S x 77、 y 方向 クロスバスイッチ S y 00~ S y 117、…、 S y 70~ S y 17、 z 方向クロスバスイッチ S z 00 ~ S z 07、…、 S z 70~ S z 77に接続されている。 第1図に戻って、1~8はブロックを構成する 億体で、このうち簡体1は、×座標の基板11~ 18と、これら悲极11~18にコネクタ111

装するとともに、その側線部に、 y 座標の基板 9 1 に対応するコネクタ 1 2 1 と図示しない z 座標の基板 1 0 2 に対応する外部端子 1 2 2 を育し、同様にして x 座標の基板 1 8 は、図示しないが 8 個のプロセシングエレメント「0 7 0」~「0 7 7」と x 方向クロスパスイッチ S x 07を実装するとともに、その側縁部に、 y 座標の基板 9 1 に対応する コネクタ および z 座標の基板 1 0 8 に対応する外部端子を有している。

- 7 -

以下、 筐体 2 ~ 8 を 構成 する x 座 標の 基板 2 1 ~ 2 8、…、 8 1 ~ 8 8 についても上述した と 間様であり、 筐体 2 の x 座 標の 基板 2 1 は、 図示しないが 8 個の ブロセシングエレメント 「1 0 0 」~「1 0 7」と x 方向クロスバスイッチ S x 10、 y 座 標の 基板 9 2 に 対応 する 外 部 端 子 を 有し、 同様にして、 x 座 標の 基板 2 8 も、 図示しないが 8 個の ブロセシングエレメント 「1 7 0 」~「1 7 7」と x 方向クロスバスイッチ S x 17、 y 座 概の 悲板 9 2 に 対応する コネクタ および z 座

~181 (図示せず)を介して接続される y 座標の基板 9 1 を有し、 筐体 2 は、 x 座標の 抵板 2 1~2 8 に図示しないコネクタを介して接続される y 座標の基板 9 2 を有し、以下、同様にして筐体 8 は、 x 座標の基板 8 1~8 8 に図示しないコネクタを介して接続される y 座標の基板 8 1~8 8 に図示しないコネクタを介して接続される y 座標の基板 9 8 を育している。また、これら筐体 1~8 は、 x 座標の基板 1 1~18 2 、 …、81~880外部端子112~182、 …、812~882を介して 接続される z 座標の基板 101~108を育している。

- 8 -

概の拡板108に対応する外部端子を有している。そして、最後の筐体8の× 座標の拡板81も、図示しないが8個のプロセシングエレメント「700」~「707」と×方向クロスバスイッチS×70、 y 座標の拡板98に対応する外部端子を有し、問様にして拡板88も、図示しないが8個のプロセシングエレメント「770」~「777」と×方向クロスバスイッチS×77、 y 座機の拡板98に対応する外部端子を有している。

一方、 y 座標の 基板 9 1 は、 y 方向 クロスバスイッチ S y 00~ S y 07を 有するとともに、 x 座様の 基板 1 1~ 1 8 0 コネクタ 1 1 1~ 1 8 1 が 脳接接続されるコネクタ 9 1 1~ 9 1 8 を 有している。 y 座 棚の 基板 9 2~ 9 8 についても上述と同様であり、 x 座標の 基板 2 1~ 2 8、 …、 8 1~ 8 8 の 図示しない コネクタ が 直接接続される コネクタを有するとともに、 y 方向 クロスバスイッチを有している。

- 9 -

- 10 -

また、z堅標の基板101は、z方向クロスバ スイッチSz00~Sz07を有するとともに、外部 端子1011~1018を有している。この場合、 外部増子1011には、× 座標の基板11の外部 端子112がケーブル112aを介して接続され、 外部端子1012には、×座標の基板21の外部 端子212がケーブル212aを介して接続され、 同様にして外部端子1018には、x座標の基板 81の外部端子812がケーブル812aを介し て接続される。 z 座 標の 基 板 1 0 2 ~ 1 0 8 にっ いても、同様であり、z方向クロスバスイッチを 有するとともに、x座標の各基板の外部端子にケ ープルを介して接続される外部端子を育している。 このような構成において、x座標の基板11の プロセシングエレメント「000」~「007」 とx方向クロスバスイッチS×00の間の配線は、 同一基板内部の配線で、多層基板パターンで実現 できるので、それぞれ帯域の高い32ピット幅の 全二重通信路 (64 ピット) で構成している。 また、プロセシングエレメント「000」~

11 -

の全二重通信路によりx方向クロスパスイッチ S x 00で結合可能にしている。この場合、基板 11内部での配線は、多層基板のパターンで実装 できるので、このような帯域の高い通信路が実現 できる。また、ッ方向のプロセシングエレメント に対しては、コネクタ111に対して8ピット幅 の全二重通信路を構成し、ソ座標の基板91のコ ネクタ911を介してッ方向クロスバスイッチ SyOOより結合可能にしている。この場合、y方 向については、コネクタ111を介してy座標の 基板91に接続する関係で、×方向より制約が厳 しく、このため、ビット幅を半分に落としている。 さらに、z方向のプロセシングエレメントに対し ては、外部端子112に対して4ピット幅の全二 重通信路を構成し、ケーブル112 a より z 座標 の基板101の外部端子1011を介して2方向 クロスバスイッチSzÖOより結合可能にしている。 この場合、z方向については、外部端子112よ りケーブルに接続する関係で、y方向よりさらに 制約が厳しいため、さらにピット幅を半分に落と

「007」とコネクタ111の間の配線は、コネクタ111のピン数などの制約から8ピット幅の全二重通信路(16ピット)で構成し、プロセシングエレメント「000」~「007」と外部端子112の間の配線は、ケーブル使用するための制約から4ピット幅の全二重通信路(8ピット)で構成している。

この場合、基板12~18、21~28、…、81~88についても上述したと同様であり、各 越板上の8個のプロセシングエレメントと×方向クロスバスイッチの間の配線は、 帯域の高い32ピット幅の全二重通信路(64ピット)で構成し、コネクタの間の配線は、8ピット幅の全二重通信路(16ピット)で構成し、外部端子112の間の配線は、4ピット幅の全二重通信路(8ピット)で構成している。

このようにすると、いま、x 座標の基板 1 1 では、8 個のプロセシングエレメント「0 0 0 ] ~「0 0 7」を搭載し、これらプロセシングエレメント「0 0 0 ] ~「0 0 7」の間を 3 2 ピット幅

- 12 -

ここでは、x座標の基板11を中心に述べが、

している。

これ以外の×座標の基板12~18、21~28、 …、81~88についても上述したと同様である。 したがって、このようにするとx座標の基板内 では、帯域の高い32ビット幅の全二重通信路を 構成し、y座類の基板に対しては8ビット幅の全 二重通信路を構成して、これらり座標の基板に対 して128本の信号線で接続し、z座根の基板に 対しては4ピット幅の全二重通信路を構成して、 これら2座標の基板に対して8本のケーブル(信 号線数64)で按続することで、システム全体が 構成されており、各基板間で無理のない配線が実 現されている。このことは、従来の均質な結合網 を作るため、最も制約の厳しい通信路に合わせて システム全体の通信路を設定したものに比べ、x 方向で8倍、y方向で2倍の転送能力の向上が期 待できる。

そして、問題のマッピング時に x. 方向の 8 個のプロセシングエレメント間の通信の比率を 0.5、

- 14 --

y 方向にまたがる場合を 0 . 3 、 z 方向にまたがる場合を 0 . 2 とすると、システム全体の実質の通信にあると、システム全体の実質の通信にある。 5 + 2 \* 0 . 3 + 1 \* 0 . 2 ー 4 . 8 倍の差が生じることになる。 これはデータ はるを起こすことができることを 1 できることを 1 できることを 1 できることを 2 中 4 中 7 ク セ ス の ローカリティを 利用 建化 中 2 中 7 ク セ ス の ローカリティを 利用 建化 中 3 中 7 と 1 ・ 2 倍の の 3 単 化 で 5 も 8 中 7 と 9 に 逆効果が 5 は 2 年 4 4 8 \* 1 ) / 5 1 2 = 1 ・ 2 倍のの なる 5 を 8 か 8 か 9 に 2 倍のの なる 5 に 逆効果になる 可能性 が な 6 を 2 + 4 4 8 \* 1 ) / 5 1 2 = 1 ・ 2 倍のの なる 5 を 8 か 9 に 2 倍のの なる 5 に 2 倍のの 5 に 2 倍の 5 に 2 倍の

binary n-cubeは、悲板の外に導出される信号線が制約され易い結合網であるが、本実施例では、LSIチップ内部における配線の制約、悲板外部に出せる信号線数の制約を限界近

合を採用した並列計算機を示している。

**-** 15 -

アル通信路をとらざるを得ず、本実施例の binary 11-cubekovtt. 1024本の信号線が基板313の外に出る。こ こで、本発明を適用せずに均質な結合を取ると、 全てのプロセッサ間の結合をシリアル通信路に合 わせなければならず、通信能力が足りなくなる。 このことは、最近、プロセッサの性能向上は目覚 ましいものがあり、近いうちにシリアル通信では、 演算能力と通信能力のバランスが収れなくなる所 まで来ている。しかし、このままこれらのバラン スを取らなければ、プロセッサ数を削減して基板 の外に出る方向数を減らし、その分をビット幅の 向上に用いることになり、プロセッサの並列化に よる処理の高速化への道は絶たれてしまい、一方、 プロセッサ数を減らさないならば通信の周波数を 上げるしかないが、基板間にまたがる部分は、 チップ内や基板内に比べて周波数を上げにくい。 これに対して、本実施例のものによれば、基板 3 1 3 の外だけをシリアルにし、基板 3 1 3 内部 を4ピット幅、チップ315内を32ピット幅と

くまで無理をして、1枚のマザーボード311に 対して1つの筐体312に2048個のプロセシ ングエレメントを詰め込む場合の例を示している。

この場合、 億体312を構成する各基板313には、 4個のプロセシングエレメント314を内蔵したチップ315を32個搭載している。そして、 チップ315内部で、 32ピット幅全二重通信路 (64ピット) を形成し、 越板313内部で、 4ピット全二重通信路 (8ピット) を形成し、 マザーボード311に対しては、 1ピット 幅全二重通信路 (2ピット) を形成して、 binary 11-cubeを構成している。

このような b i n a r y n - c u b e は、 b a s e - m n - c u b e に比べプロセシングエレメント 3 1 4 から多方向に多くの信号線が出るので、同一越板 3 1 3 上に、できるだけ多くのプロセシングエレメント 3 1 4 を乗せ、越板 3 1 3 内部でバターン配線することが望ましい。しかし、このようにしても 拡板 3 1 3 の外に 出る信号線が極めて多くなると、その部分はシリ

**-** ) 6 **-**

いうように、実装容易性の程度に合わせて通信性能を割り当てることにより、上述した実施例の実質通信連度の議論と同様なことがいえ、プロセッサ数を減らすことなく実質的な通信速度の低下を防止することができる。

このようにbinary n-cubeのように基板外にでる信号線数という深刻な実装上の限界が間近にある結合網においても、本発明を用いるならば実質的な逆信の性能向上が図れることになる。

なお、本発明は上記実施例にのみ限定されず、 要旨を変更しない範囲では、チップ内、 速板の では、 チップ を 内 に 引いた 実施例では、 チップ を 内 に 引いた が、 この他に もマルチチップ を 内 蔵 する ン ウェイファスケールインテグレイ で むする といった 現在 あまり 一般的でない 階層 が、 このでは、 道 伊路の ピット幅に 関しての 適用できる。 また に 変 施 例では、 道 伊路の 実 装 の 容 易性に 挑 づいて 別 に が、 道 伊路の 実 装 の 容 易性に が 、 道 伊路の 実 装 の 容 易性に が 、

**-** 1 7 −

数を選択するように構成してもよい。 この場合、実装の容易の所で周波数を高くして通信路の性能を上げ、実装の難しい所で周波数を低くして、最低限の通信路の性能を確保するようにする。 このようにしても上述したと同様な効果が期待できる。

#### [発明の効果]

19


わたり比較的密な結合を持つものに対する効果は 顕著である。また、実質的な通信性能を確保できるので、プロセッサ単体能力の向上による高速化 を図ってもデータ枯渇を引起こしにくくなり、半 導体の性能向上や単体アーキテクチャの進歩による プロセッサ性能の向上を並列システムに活かす ことができる。


#### 4. 図面の簡単な説明

第1図は、本発明の一実施例を示す構成図、第2図は、同実施例に適用されるbase-83-cube結合を説明するための図、第3図は、本発明の他の実施例を示す構成図である。


1~8…箇体、11~18、…、81~88…
x座標基板、91~98… y座標基板、101~
108… z座標基板、111、121… コネクタ、
112、122…外部蝠子、311…マザーボード、312… 筐体、313… 基板、315…チップ。

出願人代理人 弁理士 鈴 江 武 彦 - 20 -





第 2 図



第 3 図